求助 | 註冊 | 登入
畢業成員
by lab_eda, 2013-03-28 14:43:14, 人氣(782)


碩士畢業生


姓名

題目

曾志倫

閘階層電路漏電流最佳化之研究
Leakage Current Reduction for Gate Circuits

高子為

在系統階層中使用混合正負觸發緣時脈信號之峰值電流最佳化研究
Peak Current Reduction by Using Hybrid-Edge Clock Technique in the System Design Flow

吳俊寬

一個用於降低尖峰電流值的正反器替換技術
A Flip-Flop Replacement Technique for Peak Current Reduction

呂良盈

使用閘代換及混合臨界電壓之標準元件庫建構高效能的低漏電流電路
High Performance and Low Leakage Design Optimization Using Cell Replacement and Hybrid Vt Standard Cell Libraries

陳光耀

可即時處理並適用於全域搜尋區塊匹配演算法的嵌入式靜態隨機存取記憶體陣列之硬體架構
A Real-time VLSI Architecture with Embedded SRAM Array for Full Search Block Matching Algorithm

黃世易

使用在全域搜尋法的區塊比對移動估測之高速超大型積體電路架構
High-Performance VLSI Architecture for Full-Search Block-Matching Motion Estimation

李泰輪

邏輯閘合成器
A Logic Fate Synthesizer

梁正勳

直接數位式頻率合成器之研究
The Design of Direct Digital Frequency Synthesizer on FPGA






















大學部專題生


學年度

姓名

93

施堯軒

93

吳柏翰

94

吳若傑

94

謝孟霖

94

黃士華

95

馬瑄呈

95

王鈞立

95

夏偉晟

96

蔡鎮宇

96

胡登筌

96

林琦閎

97

何翰青

97

林士偉

97

林立緯

98

許俊雄

98

林清淵

98

王俞傑

98

李晉緯

附件

發表討論