求助 | 註冊 | 登入
位置: lab_system_design 晶片下線
晶片下線
by lab_system_design, 2013-06-06 17:11:37, 人氣(869)

使用串聯資料輸入的內容可定址記憶體之實作

Implementation of Serial Data Input Using Ternary Content-Addressable Memory(TCAM)

指導教授:張孟洲

設計者:劉曉祥

CIC下線編號:T18-104C-E0015

八位元直映式快取記憶體之設計與實作

Design and Implementation of an 8-bit Direct-Mapped Cache

指導教授:張孟洲

設計者:胡翊翔

CIC下線編號:T18-104C-E0013


含解碼器NOR型內容可定址記憶體陣列之實作

Implementation of a NOR-type Ternary Content-Addressable Memory (TCAM) Cell Array and Decoder

指導教授:張孟洲

設計者:蘇建維

CIC下線編號:T18-104C-E0019

 

低功率電壓回授準位轉換器之實作

Implementation of a Low-Power feedback Level Converter

指導教授:張孟洲

設計者:鄒昌霖

CIC下線編號:T18-103C-E0025

 

NAND型內容可定址記憶體陣列之實作

Implementation of a NAND-type Ternary Content-addressable memory (TCAM) cell array

指導教授:張孟洲

設計者:楊立群

CIC下線編號:T18-103C-E0098


低功率電壓準位轉換器之實作

Implementation of a Low-Power Level Shifter

指導教授:張孟洲

設計者:孫翊哲

CIC下線編號:T18-102D-E0006

 

非同步PS0管線3-Bit漣波進位加法器的實作

Implementation of Asynchronous PS0 Pipeline 3-Bit Ripple Carry Adder 

指導教授:張孟洲

設計者:詹嘉維

CIC下線編號:T18-101Ee-14e

 

結合閘控電源技術與多門檻零協議邏輯技術非同步加法器設計

Design of Asynchronous Adders Using Power-gating and Multi-threshold Null Convention Logic

指導教授:張孟洲

設計者:孫翊哲

CIC下線編號:T18-101Ee-15e

 

使用非同步細緻閘控電源邏輯技術之低功率非同步加法器

Implementation of Low-power Asynchronous Adder Using AFPL (Asynchronous Fine-grain Power-gated Logic)

指導教授:張孟洲

設計者:鄭琇芸

CIC下線編號:T18-101Ee-29e


                                                    


討論(0), 附件(1)